Sipas Commercial Times, TSMC filloi dërgimin e pajisjeve për ekipet e saj të R&D në shkurt për linjën pilot të prodhimit CoPoS (Chip-on-Panel-on-Substrate).Linja e plotë pritet të përfundojë në qershor.
Raporti vë në dukje se rritja e CoPoS nxjerr në pah zhvendosjen e industrisë drejt paketimit në nivel paneli si një zgjidhje e mundshme për pengesat e avancuara të paketimit.Ndërsa madhësitë e rrjetës së çipave AI vazhdojnë të rriten - siç është GPU Rubin i NVIDIA, i cili thuhet se është 5.5 herë më i madh se modelet e mëparshme - një vafer standarde 12 inç tani mund të strehojë vetëm shtatë njësi, ose në disa raste edhe katër.Formatet katrore të bazuara në panele pritet të përmirësojnë ndjeshëm përdorimin dhe xhiros, me qëllimin afatgjatë të zëvendësimit të interpozuesve të silikonit me nënshtresa xhami.
Me linjën pilot CoPoS të TSMC që pritet të përfundojë deri në mes të vitit, industria përgjithësisht parashikon që prodhimi i vëllimit të rritet midis 2028 dhe 2029. Megjithatë, burimet e zinxhirit të furnizimit të cituara në raport paralajmërojnë se me rritjen e madhësisë së substratit, problemet e shtrembërimit bëhen gjithashtu më të rënda, duke paraqitur një sfidë të madhe për prodhimin në shkallë të gjerë.
TSMC gjithashtu mund të krijojë linjën e saj të parë pilot CoPoS në Chiayi dhe planifikon të përdorë vendin për prodhimin masiv në të ardhmen.Kompania pritet më tej të integrojë CoPoS me teknologjitë e saj SoIC (System on Integrated Chips) dhe WMCM (Wafer-Level Multi-Chip Module).
Për më tepër, TSMC planifikon të konvertojë fabrikat e saj ekzistuese të vaferës 8-inç në Tajvan në pajisje të avancuara paketimi, ndërsa fabrikat e saj aktuale të fundit do të mbështesin prodhimin për proceset e fundit 2nm.